XCELIUM是Cadence公司推出的新一代高性能并行邏輯仿真器，主要用于數字電路和SoC系統(tǒng)級芯片設計驗證，它支持SystemVerilog、VHDL、SystemC、e、UVM和IEEE UPF標準等多種驗證語言和方法學，提供單核和多核模擬、并行增量編譯、保存和恢復以及動態(tài)測試重新加載等高級驗證功能。

Cadence XCELIUM采用多核并行運算技術，相比單核仿真在寄存器傳輸級（RTL）仿真、門級仿真及DFT仿真方面分別平均提速3倍、5倍和10倍，并具備自動優(yōu)化編譯流程，能自動將設計與驗證測試環(huán)境代碼分配至最優(yōu)引擎。此外，XCELIUM集成了專有的機器學習技術，通過Xcelium Machine Learning App可以從以往的回歸運行中學習并指導隨機引擎，在實現相同覆蓋率的前提下大幅度減少仿真次數。有需要的用戶歡迎下載使用。

軟件特色

?1、多核并行運算能力?

Xcelium支持基于多核并行運算，能夠顯著提高仿真性能。相比單核仿真，Xcelium在寄存器傳輸級（RTL）仿真、門級仿真及DFT仿真方面的性能分別平均提速3倍、5倍和10倍，從而大幅縮短了系統(tǒng)開發(fā)時間和系統(tǒng)級芯片（SoC）的設計周期?。

2、自動優(yōu)化編譯流程?

Xcelium能夠自動將設計與驗證測試環(huán)境代碼分配至最優(yōu)引擎，并自動選取最優(yōu)CPU內核數目，以提高執(zhí)行速度。這種自動化的編譯流程進一步提升了仿真的效率?。

3、 ?廣泛的應用支持?

Xcelium支持多種設計方式和IEEE標準，使得工程師無需重新編碼即可提升性能，適應各種復雜的設計驗證需求?。

4、?采用專利技術?

Xcelium采用了多項專利技術，包括為快速驗證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯等，這些技術共同優(yōu)化了整個SoC驗證時間?。

5、錯誤仿真引擎?

Xcelium配備的錯誤仿真引擎能夠分析電路可能出錯的節(jié)點，完成注錯和仿真，這對于驗證環(huán)境中錯誤覆蓋率的報告至關重要?。

軟件優(yōu)勢

1、廣泛的語言支持

支持SystemVerilog、VHDL、SystemC、UVM和IEEE UPF標準。

2、同類最佳性能

自動化并行和增量構建技術，支持大型SoC設計的編譯和同類最佳的模擬引擎，以實現最佳回歸吞吐量，包括一個多核引擎，以加速長時間運行的測試用例。

3、通過應用加速

Xcelium應用程序，如混合信號、基于機器學習的測試壓縮和功能安全，便于混合和匹配整個設計和驗證周期所需的不同技術。